• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種影像感測器封裝體及製造方法，其包括一結晶處理器具有傳導元件延伸通過，一影像感測器晶片其係配置位在該處理器之一腔室中，以及一透光基板係配置覆蓋該腔室並黏合至該處理器與影像感測器晶片。該透光基板包括傳導跡線將該感測器晶片接點墊電連接至該等處理器傳導元件，因此晶片外信號傳遞係藉由該等基板傳導跡線與該處理器傳導元件提供。
    公开号:TW201322435A
    申请号:TW101124410
    申请日:2012-07-06
    公开日:2013-06-01
    发明作者:Vage Oganesian
    申请人:Optiz Inc；
    IPC主号:H01L27-00
    专利说明:
    用於CMOS影像感測器之插入件封裝體及製造其之方法 發明領域
    本發明係有關於微電子元件之封裝，更特定言之係有關於光學半導體元件之封裝。 發明背景
    半導體元件之趨勢在於較小的積體電路(IC)元件(亦視為晶片)，封裝在較小的封裝體中(保護該晶片同時提供晶片外信號連接)。其中一實例係為影像感測器，其係為IC元件包括光探測器將入射光轉換成電信號(精確地表現具有良好空間解析度的入射光之強度與色彩資訊)。
    在用於影像感測器之晶圓級封裝解決方案的發展背後有不同的推動力量。例如，降低形狀因素(亦即，增加密度以達到最高的產能/容積比率)克服空間限制並使能夠有較小的相機模組解決方案。利用較短的互連長度，其改良電氣性能並因而改良元件速度，並相當大程度地降低晶片耗電量，而達到增加電氣性能。多元整合容許不同的功能層之整合(例如，高與低解析度影像感測器的整合，具有其之處理器的影像感測器之整合，等等)。藉由僅封裝已知是良好的晶片(亦即，僅封裝已知好的晶粒(Known Good Dies-KGD))以達到每單位封裝成本的降低。
    目前，晶片直接安裝(COB--其中將裸晶片直接地安裝在一印刷電路板上)及Shellcase晶圓級晶片尺寸封裝(CSP)(其中該晶圓係層合在二玻璃片之間)係為用以建構影像感測器模組(例如，用於行動裝置相機、光學滑鼠等)的最具支配性的封裝與裝配製程。然而，當使用越高像素影像感測器時，COB及Shellcase晶圓級晶片尺寸封裝(WLCSP)由於裝配限制、尺寸限制(該需求係針對較小外形裝置)、以及針對8與12吋影像感測器晶圓封裝的產量問題及資本投資而變得越來越困難。例如，該Shellcase WLCSP技術包含在該晶圓切單成個別封裝晶片之前將該等影像感測器封裝在該晶圓上，意謂著源自於每一晶圓的該等具缺陷的晶片係仍在其進行測試之前接受封裝(使成本上升)。此外，標準的WLP封裝體係為扇入封裝體，其中晶片面積係等於該封裝體面積，因而限制到I/O連接之數目。最後，標準的WLP封裝體係為裸晶粒封裝體，在進行測試處理，裝配及表面安裝(SMT)時會為複雜的。
    具有對於針對已經切單及測試的諸如影像感測器晶片的該等晶片的一改良。式封裝體及封裝技術的需求，以及提供一低外形封裝解決方案其係具成本效益且確實可靠(亦即，提供該必要的機械方面支援及電氣連接性)。 發明概要
    於本發明之一觀點中，一影像感測器封裝體包含一處理器總成、一感測器晶片及一基板總成。該處理器總成包括一結晶處理器具有相對的第一及第二表面，以及一腔室構成於該第一表面中，以及複數之傳導元件其分別自該第一表面延伸，通過該結晶處理器至該第二表面。該感測器晶片係配置在該腔室中並包括一基板具有前與背相對表面，複數之光探測器係構成位在前表面，以及複數之接點墊係構成位在前表面，其係電耦合至該等光探測器。該基板總成包括一基板具有相對的頂部與底部表面，並係對至少一光波長範圍為可透光的，以及複數之導電跡線其係構成位在該底部表面上。該基板係配置覆蓋該腔室並黏合至該結晶處理器以及該感測器晶片，以致每一接點墊係電連接至至少一導電跡線，以及每一導電跡線係電連接至至少一傳導元件。
    本發明之另一觀點係為封裝一感測器晶片的方法，該感測器晶片包括一基板具有前與背相對表面，複數之光探測器係構成位在前表面，以及複數之接點墊係構成位在前表面，其係電耦合至該等光探測器。該方法包括提供一結晶處理器其具有相對的第一及第二表面，構成一腔室於該第一表面中，構成複數之傳導元件其分別自該第一表面延伸，通過該結晶處理器，至該第二表面，提供一基板具有相對的頂部與底部表面，其中該基板係對至少一光波長範圍為可透光的，在該底部表面上構成複數之導電跡線，將該感測器晶片插入於該腔室中，將該基板黏合至該結晶處理器以及該感測器晶片，以致該基板係配置覆蓋該腔室並且每一接點墊係電連接至至少一導電跡線，以及每一導電跡線係電連接至至少一傳導元件。
    於本發明之又一觀點中，構成複數之影像感測器封裝體的一方法包括提供一結晶處理器具有相對的第一及第二表面，構成複數之腔室於該第一表面中，構成複數之傳導元件其分別自該第一表面延伸，通過該結晶處理器，至該第二表面，提供一基板具有相對的頂部與底部表面，其中該基板係對至少一光波長範圍為可透光的，在該底部表面上構成複數之導電跡線，提供複數之感測器晶片(其中每一感測器晶片包括一基板具有前與背相對表面，複數之光探測器係構成位在該前表面處，以及複數之接點墊其係構成位在該前表面處，電耦合至該等光探測器)，將該等感測器晶片插入於該等腔室中，將該基板黏合至該結晶處理器以及該等感測器晶片，以致該基板係配置覆蓋該等腔室並且每一接點墊係電連接至至少一導電跡線，以及每一導電跡線係電連接至至少一傳導元件，以及切割該結晶處理器及基板以構成分開的封裝體，其分別包括其中之一腔室及其中之一感測器晶片。
    本發明之其他目的及特性藉由檢閱說明書、申請專利範圍及附加的圖式將為顯而易見的。 圖式簡單說明
    第1A-1E圖係為一側橫截面視圖，按順序地顯示構成該處理器總成的該等步驟。
    第2A-2C圖係為側橫截面視圖，按順序地顯示構成該透光基板的該等步驟。
    第3A-3D圖係為側橫截面視圖，按順序地顯示將該等影像感測器晶片切單的該等步驟。
    第4圖係為一側橫截面視圖，顯示該處理器總成、該透光基板總成及該影像感測器晶片之整合。
    第5圖係為一側橫截面視圖，顯示該整合的處理器總成、透光基板總成及影像感測器晶片。
    第6A圖係為在切單之前該整合的處理器總成、透光基板總成及影像感測器晶片的一側橫截面視圖。
    第6B圖係為在切單之後該整合的處理器總成、透光基板總成及影像感測器晶片的一側橫截面視圖。
    第7圖係為該整合的處理器總成、透光基板總成及影像感測器晶片的一可交替具體實施例的一側橫截面視圖，其中該透光基板總成包括一一體成型的透鏡位在其之頂部表面處。 較佳實施例之詳細說明
    本發明係為一微電子裝置，特別地以及影像感測器之一封裝作業。本發明開發其之組件之模組化以增加產量，降低成本並改良合格率。對於該封裝設計具有三主要組件，其係使用晶圓級技術而構成：
    1.具有預置電路的處理器總成2。
    2.具有預置電路的透光基板總成4。
    3.切單的影像感測器晶片6。
    每一組件係個別地製成、保持分開以及個別地測試。僅有已知良好的組件容許進行封裝體之整合。
    該處理器總成2之形成係於第1A-1E圖中圖示，並以一結晶處理器10作為開始，其各別地包括頂部及底部表面12與14，如於第1A圖中所示。通孔16係構成於該頂部及底部表面12與14之間延伸。通孔16可藉由使用雷射，電漿蝕刻製程，噴沙製程，一機械球磨製程，或是任何其他相似方法而構成。較佳地，通孔16係藉由光微影電漿蝕刻所構成，包括在該處理器10上構成一光阻劑層，將該光阻劑層圖案化以暴露處理器10之一選定部分，並接著執行一電漿蝕刻製程(例如，BOSCH製程，其係使用SF6及C4F8氣體的一結合)以去除該處理器10之該等暴露部分用以構成該通孔16。接著在通孔16之側壁及處理器10之表面12/14上沉積一隔離(介電)層18。介電層18可為氧化矽、氮化矽、環氧基、聚醯亞胺、樹脂、FR4或是任何適合的介電材料。較佳地，介電層18之厚度至少係為0.1微米，並且係使用任何傳統式介電層沉積技術(於業界係為廣為熟知的)構成。該最終結構係於第1B圖中顯示。
    一傳導性材料(例如，銅、鈦/銅、鈦/鋁、鉻/銅及/或任何其他廣為熟知之傳導性材料)係構成位在介電層18上，以該傳導性材料填注或是內襯通孔16。接著使用一光微影蝕刻步驟以去除覆蓋部分之頂部及底部表面12/14的部分之傳導性材料，留有延伸通過該等通孔16的傳導元件或跡腺20並在位於頂部及底部表面12/14處的傳導墊22中終止。該最終結構係於第1C圖中顯示。
    接著在處理器10之該頂部表面12中構成一腔室24。腔室24可藉由使用雷射，電漿蝕刻製程，噴沙製程，一機械球磨製程，或是任何其他相似方法而構成。較佳地，腔室24係藉由執行一光微影電漿蝕刻製程，將覆蓋頂部表面12的介電層18之一選擇部分以及處理器12之該暴露部分去除而構成。該電漿蝕刻可為各向異性的、錐形的、等向的或是其等之結合方式。該最終結構係於第1D圖中顯示。
    接著在處理器10上(包括在腔室24內側的表面上)沉積一隔離(介電)層26，之後進行一蝕刻製程露出傳導墊22。介電層26可為氧化矽、氮化矽、環氧基、聚醯亞胺、樹脂、FR4或是任何其他適合的介電材料，並可使用任何傳統的介電層沉積技術(於業界係為廣為熟知的)構成。表面安裝(SMT)互連裝置28係接著構成位在傳導墊22上。SMT互連裝置可為球柵陣列封裝(BGA)型，並使用一焊料合金之絲網印刷製程，或是藉由一植球製程，或藉由一電鍍製程而構成。球柵陣列封裝(BGA)互連裝置係為磨圓的導體用於與對應的導體作實體及電接觸，通常藉由將金屬球焊接或部分地熔融位在接點墊上而構成。可交替地，SMT互連裝置28可為傳導性金屬桿(例如，銅)。該最終的處理器總成2結構係於第1E圖中顯示。
    於第2A-2C圖中圖示該透光基板總成4之形成，並以分別地具有頂部與底部表面32及34的一透光基板30開始，如於第2A圖中所示。基板30可以多晶陶瓷(例如，氧化鋁陶瓷、氮氧化鋁、鈣鈦礦(perovskytes)、多晶釔-鋁石榴石等)，單晶陶瓷、非結晶材料(例如，無機玻璃及聚合物)，玻璃陶瓷(例如，矽酸鹽基)等構成，並係對至少一光波長範圍為透光的。在該底部表面34上沉積一隔離(介電)層36，使用一圖案化微影術製程選擇性地去除其之該等部分。介電層36可為氧化矽、氮化矽、環氧基、聚醯亞胺、樹脂、FR4或是任何其他適合的介電材料。較佳地，介電層係由一順應性材料構成，以防止由於在透光基板30(例如，~3至7x10-6K-1)與構成在該介電層36(例如，~10至20x10-6K-1)上的該電路之熱膨脹係數(CTE)上的差異而產生的應力。介電層36較佳地厚度係至少為20微米，以及使用一傳統式介電層沉積技術(於業界係廣為熟知的)，之後進行一微影術製程。該最終的結構係於第2B圖中顯示。
    接著構成一傳導層覆蓋該底部表面34(以及位在介電層36上)。此傳導層可為銅、鈦/銅、銅/金、鈦/銅/金、鋁/鎳/銅，或任何其他廣為熟知之傳導性材料。接著執行一光微影蝕刻步驟以選擇性地去除部分之傳導層，留下複數之配置位在介電層36上的該傳導性材料之各別的跡線38。接著藉由構成傳導性材料覆蓋該底部表面34(以及位在跡線38上)，之後進行一光微影蝕刻步驟在該跡線38上構成導電接點墊40/41。該最終的透光基板總成4結構係於第2C圖中顯示。
    於第3A-3D圖中圖示切單影像感測器晶片6之形成，並以一晶圓42作為開始，其具有一前表面43而複數之感測器44已構成於其上。每一感測器包括複數之光探測器46(以及支援電路)，連同接點墊48。該等光探測器46(以及支援電路)及接點墊48係構成位在晶圓42之面向下表面處，如於第3A圖中所示。該等接點墊48係與該等光探測器46(及/或其之支援電路)電連接，用於提供晶片外信號傳遞。每一光探測器46轉換將光能轉換成電壓信號。可包括附加的電路以將電壓放大，及/或將其轉換成數位數據。濾色器及/或微透鏡50可安裝覆蓋該等光探測器46。此型式之感測器係為於業界廣為熟知的，並且於此並未進一步加以說明。
    晶圓切割保護膠帶52係安裝在影像感測器晶圓42之背側上。該晶圓切、割保護膠帶52可為任何膠帶或是以聚氯乙烯(PVC)、聚烯烴、聚乙烯、陶瓷或是具有一黏著劑的結晶襯底材料製成的載具，用以將晶粒固持在適當位置。晶圓切割保護膠帶52一般而言係適用於複數種厚度(例如，由25至1000微米)，具有複數種黏著強度，針對不同晶片尺寸及材料加以設計。接著執行淺切割道區域(分割道)之部分切割(預切割)。部分切割包含切割切割道(亦即，溝渠、通道、溝槽、槽孔等)於晶圓42之前表面43中。此切割程序可使用切割機、雷射或是蝕刻製程而進行。較佳地，使用一切割機其具有25至50微米的切割刀片切口寬度進行該切割程序，其中該切割道之深度延伸並不超過晶圓42之厚度的30%。該最終結構係於第3B圖中顯示。
    接著將一暫時性(犧牲性)保護層56安裝在該晶圓42之該前側上，以及將該晶圓切割保護膠帶52自該晶圓之背側去除，如於第3C圖中所示。該暫時性保護層56可以PVC、聚烯烴、聚乙烯、陶瓷或是結晶襯底材料製成，具有一黏著劑用以在去除晶圓切割保護膠帶之後將晶粒固持在適當位置。該晶圓42接著由背側加以薄化直至完成晶粒分開為止(亦即，該等感測器44係分離因此每一者係位在其之自有的晶粒上)，較佳地使用晶圓研磨及/或一矽蝕刻製程。接著將該保護層56去除，留下該最後的影像感測器晶片6，如第3D圖中所示。接著個別地測試該等感測器44，因此僅有已知良好的感測器晶片6被封裝。可任擇地，該等感測器44可在該等感測器晶片6自該保護層56取出之前加以測試，其中僅有已知良好的感測器晶片6自該保護層56取出並放置於托盤中作進一步裝配。
    該分開地構成的處理器總成2、透光基板總成4及影像感測器晶片6接著如第4圖中所示般整合在一起，藉此感測器晶片6係配置在腔室24中。具體地，影像感測器晶片6係黏合至該透光基板總成4以致該影像感測器晶片6之該等接點墊48係與該透光基板總成4之該等傳導墊40電接觸。透光基板總成4係黏合至該處理器總成2，以致該透光基板總成4之該等傳導墊41係與處理器總成2之該等傳導墊22電接觸。首先可執行影像感測器晶片6黏合至該透光基板總成4，接著將該等黏合的組件黏合至該處理器總成2。可交替地，該影像感測器晶片6能夠裝配於該處理器總成2之該腔室24中，之後進行附裝該透光基板總成4。黏合作業可包括傳導墊40/41與該等對應的傳導墊22或對應的接點墊48之間的導電膏，或是任何其他廣為熟知的金屬對金屬接合技術。可在腔室24之該底部表面與晶圓42之該背表面之間利用一可任擇的黏著劑層。該最終的裝配結構係於第5圖中顯示。
    較佳地，多個處理器總成2係構成位在一單結晶處理器10上，以及多個透光基板總成4係構成位在一單一透光基板30上。因此能夠在處理器10與基板30切單成個別的處理器總成2與透光基板總成4之前或是之後進行上述的整合。假若在切單之前進行整合，則該預先切單結構係於第6A圖中顯示，以及該後切單結構係於第6B圖中顯示。
    第5圖之該裝配的封裝結構之該透光基板總成4與處理器總成2對感測器晶片6提供保護，以及提供扇出陣列電連接。於作業中，感測器44接收通過該透光基板30的光線。由位在該影像感測器晶片6上的每一接點墊48，通過該對應的傳導墊40，該對應的傳導跡線38，該對應的傳導墊41，該對應的傳導跡線20，以及最後該對應的表面安裝互連裝置28提供晶片外傳導性。該三主要組件(處理器總成2，透光基板總成4以及影像感測器6)的每一者係個別地構成以容易製造並確保任何缺陷組件可在被整合之前加以丟棄(亦即，僅有已知良好的組件進行最後整合)，因而增加產量及合格率並降低成本。
    第7圖圖示一可交替的具體實施例，其中透光基板30之該頂部表面係為非平面的，以致其使用作為一透鏡供進入基板30的光線所用。介於該透鏡基板30與該感測器44之該主動表面之間的距離係為固定的，並能夠在裝配期間藉由改變介電材料層36、傳導跡線38及/或傳導墊40/41之厚度而加以最佳化。
    應瞭解的是本發明並不限定在以上說明及於此圖示的該(等)具體實施例，但包含涵蓋於該等附加的申請專利範圍之範疇內的任何及所有的變化形式。例如，於此本發明之參考資料並不意欲限定任一申請專利範圍或是申請專利範圍項之範疇，而僅是替代地參考由一或更多申請專利範圍所涵蓋的一或更多特性。以上說明的材料、製程及數值實例係僅為示範性的，並且不應視為限定該等申請專利範圍。再者，如同由該等申請專利範圍及說明書為顯而易見的，並非所有的方法步驟需以圖示或是主張的準確順序執行，而是個別地或是同時地以任意順序執行，容許正確地形成本發明之影像感測器封裝作業。可構成單一材料層作為複數之該等或是相似材料層，反之亦然。
    應注意的是，如於此所使用，該用語“覆蓋(over)”及“位在..上(on)”二者包含地包括“直接地位在..上(directly on)”(無中間材料，元件或是空間配置於其間)以及“間接地位在..上(indirectly on)”(中間材料，元件或是空間配置於其間)。同樣地，該用語“相鄰(adjacent)”包括“直接地相鄰(directly adjacent)”(無中間材料，元件或是空間配置於其間)以及“間接地相鄰(indirectly adjacent)”(中間材料，元件或是空間配置於其間)，“安裝至(mounted to)”包括“直接地安裝至(directly mounted)”(無中間材料，元件或是空間配置於其間)以及“間接地安裝至(indirectly mounted to)”(中間材料，元件或是空間配置於其間)，以及“電耦合(electrically coupled)”包括“直接地電耦合至(directly electrically coupled to)”(於其間無中間材料、元件，將該等元件電連接在一起)以及“間接地電耦合至(indirectly electrically coupled to)”(於其間中間材料、元件，將該等元件電連接在一起)。例如，構成一元件“覆蓋一基板”可包括直接地構成該元件位在該基板上而於其間無中間的材料/元件，以及於其間具有一或更多中間的材料/元件而間接地將該元件構成位在該基板上。
    2‧‧‧處理器總成
    4‧‧‧透光基板總成
    6‧‧‧切單影像感測器晶片
    10‧‧‧結晶處理器
    12‧‧‧頂部表面
    14‧‧‧底部表面
    16‧‧‧通孔
    18‧‧‧隔離(介電)層
    20‧‧‧傳導元件或跡腺
    22‧‧‧傳導墊
    24‧‧‧腔室
    26‧‧‧隔離(介電)層
    28‧‧‧表面安裝(SMT)互連裝置
    30‧‧‧透光基板
    32‧‧‧頂部表面
    34‧‧‧底部表面
    36‧‧‧隔離(介電)層
    38‧‧‧跡線
    40,41‧‧‧接點墊
    42‧‧‧晶圓
    43‧‧‧前表面
    44‧‧‧感測器
    46‧‧‧光探測器
    48‧‧‧接點墊
    50‧‧‧微透鏡
    52‧‧‧晶圓切割保護膠帶
    56‧‧‧保護層
    第1A-1E圖係為一側橫截面視圖，按順序地顯示構成該處理器總成的該等步驟。
    第2A-2C圖係為側橫截面視圖，按順序地顯示構成該透光基板的該等步驟。
    第3A-3D圖係為側橫截面視圖，按順序地顯示將該等影像感測器晶片切單的該等步驟。
    第4圖係為一側橫截面視圖，顯示該處理器總成、該透光基板總成及該影像感測器晶片之整合。
    第5圖係為一側橫截面視圖，顯示該整合的處理器總成、透光基板總成及影像感測器晶片。
    第6A圖係為在切單之前該整合的處理器總成、透光基板總成及影像感測器晶片的一側橫截面視圖。
    第6B圖係為在切單之後該整合的處理器總成、透光基板總成及影像感測器晶片的一側橫截面視圖。
    第7圖係為該整合的處理器總成、透光基板總成及影像感測器晶片的一可交替具體實施例的一側橫截面視圖，其中該透光基板總成包括一一體成型的透鏡位在其之頂部表面處。
    2‧‧‧處理器總成
    4‧‧‧透光基板總成
    6‧‧‧切單影像感測器晶片
    10‧‧‧結晶處理器
    12‧‧‧頂部表面
    14‧‧‧底部表面
    18‧‧‧隔離(介電)層
    20‧‧‧傳導元件或跡腺
    22‧‧‧傳導墊
    24‧‧‧腔室
    26‧‧‧隔離(介電)層
    28‧‧‧表面安裝(SMT)互連裝置
    30‧‧‧透光基板
    32‧‧‧頂部表面
    36‧‧‧隔離(介電)層
    38‧‧‧跡線
    40,41‧‧‧接點墊
    42‧‧‧晶圓
    44‧‧‧感測器
    46‧‧‧光探測器
    48‧‧‧接點墊
    50‧‧‧微透鏡
    权利要求:
    Claims (19)
    [1] 一種影像感測器封裝體，其包含：一處理器總成，其包括：一結晶處理器，其具有相對的第一及第二表面，其中該處理器包括一腔室形成於該第一表面中，以及複數之傳導元件，其分別自該第一表面延伸，通過該結晶處理器至該第二表面；一感測器晶片，其係配置在該腔室中，其中該感測器晶片包括：一基板，具有前與背相對表面，複數之光探測器，其係形成位在該前表面處，以及複數之接點墊，其係形成位在該前表面處，電耦合至該等光探測器；以及一基板總成，其包括：一基板，其具有相對的頂部與底部表面，其中該基板係對至少一光波長範圍為可透光的，以及複數之導電跡線，其係形成位在該底部表面上；其中該基板係配置覆蓋該腔室並黏合至該結晶處理器以及該感測器晶片以致：每一接點墊係電連接至至少一導電跡線，以及每一導電跡線係電連接至至少一傳導元件。
    [2] 如申請專利範圍第1項之影像感測器封裝體，其中針對每一接點墊，進一步包含：一第一傳導墊，其係配置在該接點墊與至少一導電跡線之間並且與其電連接。
    [3] 如申請專利範圍第2項之影像感測器封裝體，其中針對每一導電跡線，進一步包含：一第二傳導墊，其係配置在該導電跡線與至少一傳導元件之間並且與其電連接。
    [4] 如申請專利範圍第1項之影像感測器封裝體，其進一步包含：複數之表面安裝互連裝置，其分別配置覆蓋該結晶處理器之該第二表面，並分別電連接至其中之一傳導元件。
    [5] 如申請專利範圍第1項之影像感測器封裝體，其中該感測器晶片進一步包含：複數之濾色器及微透鏡，其係安裝覆蓋該等光探測器。
    [6] 如申請專利範圍第1項之影像感測器封裝體，其中該配置覆蓋該等光探測器的該基板頂部表面的一部分係為非平面的。
    [7] 如申請專利範圍第1項之影像感測器封裝體，其中該等複數之導電跡線係藉由一順應式介電材料與該基板隔離。
    [8] 一種封裝一感測器晶片的方法，該感測器晶片包括一具有前與背相對表面之基板，形成位在前表面處之複數光探測器，以及形成位在前表面處之複數接點墊，且該等複數接點墊係電耦合至該等光探測器，該方法包含：提供一結晶處理器其具有相對的第一及第二表面；形成一腔室於該第一表面中；形成複數之傳導元件，該等複數之傳導元件分別自該第一表面延伸，通過該結晶處理器，至該第二表面；提供一基板，該基板具有相對的頂部與底部表面，其中該基板係對至少一光波長範圍為可透光的；在該底部表面上形成複數之導電跡線；將該感測器晶片插入於該腔室中；將該基板黏合至該結晶處理器以及該感測器晶片，以致：該基板係配置覆蓋該腔室，每一接點墊係電連接至至少一導電跡線，以及每一導電跡線係電連接至至少一傳導元件。
    [9] 如申請專利範圍第8項之方法，其中該基板黏合至該感測器晶片係在將該感測器晶片插入於該腔室中之前以及在該基板黏合至該結晶處理器之前進行。
    [10] 如申請專利範圍第8項之方法，其中將該感測器晶片插入於該腔室中係在該基板黏合至該結晶處理器與該感測器晶片之前進行。
    [11] 如申請專利範圍第8項之方法，其進一步包含：形成複數之表面安裝互連裝置，其分別配置覆蓋該結晶處理器之該第二表面，並分別電連接至其中之一傳導元件。
    [12] 如申請專利範圍第8項之方法，其中配置覆蓋該等光探測器的該基板頂部表面的一部分係為非平面的。
    [13] 如申請專利範圍第8項之方法，其進一步包含：在該底部表面上形成一順應式介電材料，其中該等複數之導電跡線係藉由該順應式介電材料與該基板隔離。
    [14] 一種形成複數之影像感測器封裝體的方法，其包含：提供一結晶處理器，該結晶處理器具有相對的第一及第二表面；形成複數之腔室於該第一表面中；形成複數之傳導元件，該等複數之傳導元件分別自該第一表面延伸，通過該結晶處理器，至該第二表面；提供一基板，該基板具有相對的頂部與底部表面，其中該基板係對至少一光波長範圍為可透光的；在該底部表面上形成複數之導電跡線；提供複數之感測器晶片，其中每一感測器晶片包括：一基板，具有前與背相對表面，複數之光探測器係形成位在該前表面處，以及複數之接點墊，其係形成位在該前表面處，且電耦合至該等光探測器；將該等感測器晶片插入於該等腔室中；將該基板黏合至該結晶處理器以及該等感測器晶片，以致：該基板係配置覆蓋該等腔室，每一接點墊係電連接至至少一導電跡線；以及每一導電跡線係電連接至至少一傳導元件；以及切割該結晶處理器及基板以形成分開的封裝體，其分別包括其中之一腔室及其中之一感測器晶片。
    [15] 如申請專利範圍第14項之方法，其中該基板黏合至該等感測器晶片係在將該等感測器晶片插入於該等腔室中之前以及在該基板黏合至該結晶處理器之前進行。
    [16] 如申請專利範圍第14項之方法，其中該等感測器晶片插入於該等腔室中係在該基板黏合至該結晶處理器與該等感測器晶片之前進行。
    [17] 如申請專利範圍第14項之方法，其進一步包含：形成複數之表面安裝互連裝置，其分別配置覆蓋該結晶處理器之該第二表面，並分別電連接至其中之一傳導元件。
    [18] 如申請專利範圍第14項之方法，其中配置覆蓋該等感測器晶片的該基板頂部表面的一部分係為非平面的。
    [19] 如申請專利範圍第14項之方法，其進一步包含：在該底部表面上形成一順應式介電材料，其中該等複數之導電跡線係藉由該順應式介電材料與該基板隔離。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI497703B|2015-08-21|用於ｃｍｏｓ影像感測器之插入件封裝體及製造其之方法
    US9373660B2|2016-06-21|Method of forming a low profile image sensor package with an image sensor substrate, a support substrate and a printed circuit board
    KR101420934B1|2014-07-17|Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
    TWI492336B|2015-07-11|用於影像感測器之階式封裝體及其製造方法
    KR101870985B1|2018-06-25|반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
    KR20140111985A|2014-09-22|커버 프리 센서 모듈 및 그 제조 방법
    KR20130108138A|2013-10-02|개선된 양자 효율 후면 조명 ｃｍｏｓ 이미지 센서와 패키지, 및 그 제조 방법
    US9601531B2|2017-03-21|Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
    TW201330239A|2013-07-16|具改良量子效率的背側照明ｃｍｏｓ影像感測器與封裝體、及其製造方法
    KR101597467B1|2016-03-07|쿨링 피처를 갖는 센서 패키지와 이를 제조하는 방법
    TWI525805B|2016-03-11|低輪廓影像感測器
    KR101571965B1|2015-11-25|로우 프로파일 센서 모듈 및 그 제조 방법
    KR101768292B1|2017-08-14|이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법
    CN111009542A|2020-04-14|一种封装方法及封装结构
    同族专利:
    公开号 | 公开日
    TWI497703B|2015-08-21|
    US20130127000A1|2013-05-23|
    US8796800B2|2014-08-05|
    CN103137632A|2013-06-05|
    HK1186296A1|2014-03-07|
    CN103137632B|2016-01-13|
    US9214592B2|2015-12-15|
    KR20130056161A|2013-05-29|
    US20140322856A1|2014-10-30|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP3161142B2|1993-03-26|2001-04-25|ソニー株式会社|半導体装置|
    IL123207D0|1998-02-06|1998-09-24|Shellcase Ltd|Integrated circuit device|
    IL133453D0|1999-12-10|2001-04-30|Shellcase Ltd|Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby|
    JP2003163341A|2001-11-29|2003-06-06|Olympus Optical Co Ltd|固体撮像装置|
    US6885107B2|2002-08-29|2005-04-26|Micron Technology, Inc.|Flip-chip image sensor packages and methods of fabrication|
    US7033664B2|2002-10-22|2006-04-25|Tessera Technologies Hungary Kft|Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby|
    JP2004311783A|2003-04-08|2004-11-04|Fuji Xerox Co Ltd|光検出装置、及びその実装方法|
    US6972480B2|2003-06-16|2005-12-06|Shellcase Ltd.|Methods and apparatus for packaging integrated circuit devices|
    WO2005004195A2|2003-07-03|2005-01-13|Shellcase Ltd.|Method and apparatus for packaging integrated circuit devices|
    US20070190747A1|2006-01-23|2007-08-16|Tessera Technologies Hungary Kft.|Wafer level packaging to lidded chips|
    US7936062B2|2006-01-23|2011-05-03|Tessera Technologies Ireland Limited|Wafer level chip packaging|
    JP4697077B2|2006-07-12|2011-06-08|日立電線株式会社|光モジュール|
    US7901989B2|2006-10-10|2011-03-08|Tessera, Inc.|Reconstituted wafer level stacking|
    US8513789B2|2006-10-10|2013-08-20|Tessera, Inc.|Edge connect wafer level stacking with leads extending along edges|
    US7829438B2|2006-10-10|2010-11-09|Tessera, Inc.|Edge connect wafer level stacking|
    US7935568B2|2006-10-31|2011-05-03|Tessera Technologies Ireland Limited|Wafer-level fabrication of lidded chips with electrodeposited dielectric coating|
    US7807508B2|2006-10-31|2010-10-05|Tessera Technologies Hungary Kft.|Wafer-level fabrication of lidded chips with electrodeposited dielectric coating|
    US8569876B2|2006-11-22|2013-10-29|Tessera, Inc.|Packaged semiconductor chips with array|
    US7791199B2|2006-11-22|2010-09-07|Tessera, Inc.|Packaged semiconductor chips|
    US7749886B2|2006-12-20|2010-07-06|Tessera, Inc.|Microelectronic assemblies having compliancy and methods therefor|
    EP2575166A3|2007-03-05|2014-04-09|Invensas Corporation|Chips having rear contacts connected by through vias to front contacts|
    US9231012B2|2007-08-01|2016-01-05|Visera Technologies Company Limited|Image sensor package|
    KR101572600B1|2007-10-10|2015-11-27|테세라, 인코포레이티드|다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리|
    US20090212381A1|2008-02-26|2009-08-27|Tessera, Inc.|Wafer level packages for rear-face illuminated solid state image sensors|
    US20100053407A1|2008-02-26|2010-03-04|Tessera, Inc.|Wafer level compliant packages for rear-face illuminated solid state image sensors|
    US20090224343A1|2008-03-06|2009-09-10|Micron Technology, Inc.|Methods of forming imager devices, imager devices configured for back side illumination, and systems including the same|
    US8265432B2|2008-03-10|2012-09-11|International Business Machines Corporation|Optical transceiver module with optical windows|
    US7859033B2|2008-07-09|2010-12-28|Eastman Kodak Company|Wafer level processing for backside illuminated sensors|
    US8390047B2|2008-11-14|2013-03-05|Faquir Chand Jain|Miniaturized implantable sensor platform having multiple devices and sub-chips|
    JP2010219425A|2009-03-18|2010-09-30|Toshiba Corp|半導体装置|
    US8111730B2|2009-08-20|2012-02-07|International Business Machines Corporation|3D optoelectronic packaging|
    KR101086972B1|2009-10-01|2011-11-29|앰코 테크놀로지 코리아 주식회사|관통전극을 갖는 웨이퍼 레벨 패키지 및 그 제조 방법|
    US8697569B2|2010-07-23|2014-04-15|Tessera, Inc.|Non-lithographic formation of three-dimensional conductive elements|
    US8791575B2|2010-07-23|2014-07-29|Tessera, Inc.|Microelectronic elements having metallic pads overlying vias|
    US8847376B2|2010-07-23|2014-09-30|Tessera, Inc.|Microelectronic elements with post-assembly planarization|
    US8796135B2|2010-07-23|2014-08-05|Tessera, Inc.|Microelectronic elements with rear contacts connected with via first or via middle structures|
    US8598695B2|2010-07-23|2013-12-03|Tessera, Inc.|Active chip on carrier or laminated chip having microelectronic element embedded therein|
    US9640437B2|2010-07-23|2017-05-02|Tessera, Inc.|Methods of forming semiconductor elements using micro-abrasive particle stream|
    US8686565B2|2010-09-16|2014-04-01|Tessera, Inc.|Stacked chip assembly having vertical vias|
    US8685793B2|2010-09-16|2014-04-01|Tessera, Inc.|Chip assembly having via interconnects joined by plating|
    US8610259B2|2010-09-17|2013-12-17|Tessera, Inc.|Multi-function and shielded 3D interconnects|
    US8847380B2|2010-09-17|2014-09-30|Tessera, Inc.|Staged via formation from both sides of chip|US8604576B2|2011-07-19|2013-12-10|Opitz, Inc.|Low stress cavity package for back side illuminated image sensor, and method of making same|
    KR101849223B1|2012-01-17|2018-04-17|삼성전자주식회사|반도체 패키지 및 그 제조 방법|
    CN105103312B|2013-03-29|2017-09-22|旭化成株式会社|半导体发光元件的制造方法、及半导体发光元件|
    CN103296043B|2013-05-31|2015-11-18|格科微电子（上海）有限公司|图像传感器封装方法及结构、图像传感器模组及形成方法|
    CN103325803B|2013-05-31|2016-01-27|格科微电子（上海）有限公司|图像传感器封装方法及结构、图像传感器模组及形成方法|
    CN103413815B|2013-08-05|2016-09-07|格科微电子（上海）有限公司|晶圆级图像传感器封装结构和晶圆级图像传感器封装方法|
    EP2840375A1|2013-08-19|2015-02-25|Sensirion AG|Device with a micro- or nanoscale structure|
    US9461190B2|2013-09-24|2016-10-04|Optiz, Inc.|Low profile sensor package with cooling feature and method of making same|
    CN103489885B|2013-09-30|2016-05-11|格科微电子（上海）有限公司|图像传感器芯片的晶圆级封装方法|
    EP2871455B1|2013-11-06|2020-03-04|Invensense, Inc.|Pressure sensor|
    EP2871456B1|2013-11-06|2018-10-10|Invensense, Inc.|Pressure sensor and method for manufacturing a pressure sensor|
    US9496297B2|2013-12-05|2016-11-15|Optiz, Inc.|Sensor package with cooling feature and method of making same|
    US9667900B2|2013-12-09|2017-05-30|Optiz, Inc.|Three dimensional system-on-chip image sensor package|
    US9666730B2|2014-08-18|2017-05-30|Optiz, Inc.|Wire bond sensor package|
    CN105514129B|2014-09-25|2018-10-09|中芯国际集成电路制造有限公司|一种图像传感器装置及其制造方法|
    US9450004B2|2014-11-14|2016-09-20|Omnivision Technologies, Inc.|Wafer-level encapsulated semiconductor device, and method for fabricating same|
    CN104637967A|2015-02-13|2015-05-20|苏州晶方半导体科技股份有限公司|封装方法及封装结构|
    US9543347B2|2015-02-24|2017-01-10|Optiz, Inc.|Stress released image sensor package structure and method|
    EP3614115A1|2015-04-02|2020-02-26|InvenSense, Inc.|Pressure sensor|
    US9996725B2|2016-11-03|2018-06-12|Optiz, Inc.|Under screen sensor assembly|
    US9935144B1|2016-11-28|2018-04-03|Omnivision Technologies, Inc.|System-in-package image sensor|
    DE102017205268A1|2017-03-29|2018-10-04|Robert Bosch Gmbh|Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung|
    US20200212096A1|2017-08-29|2020-07-02|Sony Semiconductor Solutions Corporation|Imaging apparatus and manufacturing method for imaging apparatus|
    KR101942740B1|2017-10-19|2019-01-28|삼성전기 주식회사|팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈|
    US11225409B2|2018-09-17|2022-01-18|Invensense, Inc.|Sensor with integrated heater|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/301,683|US8796800B2|2011-11-21|2011-11-21|Interposer package for CMOS image sensor and method of making same|
    [返回顶部]